192224. lajstromszámú szabadalom • Kapcsolási elrendezés számítógéprendszer mikroprocesszorainak szinkronizálására
1 192224 2 A találmány olyan kapcsolási elrendezésre vonatkozik, amely egy számítógéprendszeren belül legalább két mikroprocesszor szinkronizálására szolgál. • A modern számítógépek és számítógéprendszerek gyakran tartalmaznak mikroprocesszorokat, amelyek segédfunkciókat látnak el. A nagy megbízhatóságú üzemelés érdekében kívánatos, hogy ezeket a segédfunkciókat párhuzamosan működő két mikroprocesszor szinkronizáltan hajtsa végre. Ahhoz, hogy az eredmények összehasonlíthatók legyenek, a mikroprocesszoroknak szinkronizáltan kell működniök. A mikroprocesszorok órajel-frekvenciáját általában a számitógéprendszer órajele vezérli, amely utóbbi általában a mikroprocesszorok órajel-számlálójában kerül leosztásra. Ez a leosztás gyakran negyedelés szokott lenni. Ha még további leosztásra van szükség, akkor azt a megfelelő órajel-bemenetre kapcsolt JK-flip-flop segítségével célszerű végrehajtani. Két vagy több mikroprocesszor szinkronizálásakor az jelent problémát, hogy a mikroprocesszor belső funkciói, így az órajel-számlálóik kívülről nem férhetők hozzá. Ezért az ismert módon, csupán egy visszaállító impulzus segítségével nem lehet a párhuzamos szinkronizmust elérni. A jelen találmány tárgya olyan kapcsolási elrendezés, amelynek segítségével két vagy több mikroprocesszor párhuzamos szinkron működése biztosítható. A találmány tehát kapcsolási elrendezés számítógéprendszer mikroprocesszorainak szinkronizálására, amely számítógéprendszerben minden egyes mikroprocesszor tartalmaz rendszer-órajelet leosztó számlálót. A találmány szerinti kapcsolási elrendezésnek a rendszer-órajel vezetékéhez első bemenetével csatlakoztatott kapcsolója van, amelynek kimenete az egyik mikroprocesszor órajel számlálójának bemenetére, második bemenete pedig logikai áramkör kimenetére van csatlakoztatva, és a logikai áramkör első bemenete az egyik mikroprocesszor órajel számlálójának kimenetére, második bemenete pedig a másik mikroprocesszor órajel számlálójának kimenetére van csatlakoztatva. Előnyös, egyszerű megvalósíthatóságot biztosít egy olyan kiviteli alak, amelyben a logikai áramkör negált kimenetű kizáró-VAGY kapu, a kapcsoló pedig ÉS-kapu. A találmányt a továbbiak során a mellékelt rajzok segítségével ismertetjük, amelyeken az 1. ábra a találmány egyik kiviteli alakjának tömbvázlatát, a 2. ábra egy másik kiviteli alak tömbvázlatát mutatja, és a 3. ábra a szinkronizálással kapcsolatos jelek idődiagramját szemlélteti. Az 1. ábrán egy olyan kapcsolási elrendezés logikai tömbvázlatát láthatjuk, amely magában foglal egy negált kimenetű kizáró-VAGY kapuval megvalósított 3 logikai áramkört és egy ES-kapuval megvalósított 4 kapcsolót. A 3 logikai áramkör és a 4 kapcsoló 6 és 7 mikroprocesszorokhoz tartozó 1, illetve 2 órajel számlálóhoz csatlakoznak. A számítógéprendszer Cl rendszer-órajele az egyik 1 órajel számláló bemenetére van vezetve. A 4 kapcsoló kimenete a másik 2 órajel számláló bemenetére, egyik bemenete pedig a Cl rendszer-órajel vezetékéhez csatlakozik. Ennek a Cl rendszer-órajelnek a frekvenciája a negyedére osztódik az 1 és 2 órajel számlálóban, amelyek kimenete a 3 logikai áramkör egy-egy bemenetére van kötve. A 3 logikai áramkör kimenete a 4 kapcsoló vezérlő másik bemenetére csatlakozik. A kizáró-VAGY logikai funkciót megvalósító 3 logikai áramkör kimenetén logikai zérus jelenik meg, amint az 1 és 2 órajel számlálók kimenőjelei eltérnek egymástól. Ekkor a logikai ÉS funkciót megvalósító kapuáramkörrel realizált 4 kapcsoló megakadályozza, hogy a Cl rendszer-órajel a 2 órajel számlálóba jusson. Amikor az 1 és 2 órajel számlálók kimenőjelei közt nincs különbség, akkor a 3 logikai áramkör kimenete logikai 1-re változik, és a 4 kapcsoló lehetővé teszi, hogy a Cl rendszerórajel elérje a 2 órajel számlálót. Ebből következik, hogy ha az 1 és 2 órajel számlálók nincsenek szinkronban, a 2 órajel számláló ismételten le fog állni mindaddig, amíg a szinkronizmus be nem következik. A működést a 3. ábrával kapcsolatban részletesebben le fogjuk írni. A 2. ábra egy másik kiviteli alakot mutat. Itt a 6 és 7 mikroprocesszorok és a Cl rendszer-órajel vezetéke közé egy, mindkét 6 és 7 mikroprocesszor számára egy-egy JK-flip-flopot tartalmazó 5 aritmetikai áramkör van beiktatva. Ez az 5 aritmetikai áramkör egy kettes tényezővel osztja a Cl rendszerórajel frekvenciáját, ennek eredményeképpen a frekvencia végül is a nyolcadára fog leosztódni. Annak a JK-flip-flopnak a J és K bemenete, amelynek kimenete a 7 mikroprocesszor órajelbemenetére csatlakozik, a kizáró-VAGY kapuval megvalósított 3 logikai áramkör kimenetére van kötve. Ezáltal az 1, ábra szerinti ÉS-kapuval megvalósított funkciót itt a JK-flip-flop látja el. A 3. ábrán látható idődiagramok a 6 és 7 mikroprocesszorok közötti szinkronizálás folyamatát szemléltetik abban az esetben, amikor a Cl rendszer-órajel frekvenciája nyolcadára osztódik a 2. ábrának megfelelően. Az A,, B! és C, időprogramok a 6 mikroprocesszorban lejátszódó frekvenciaosztás menetét, míg az A2, B2 és C2 időprogramok a 7 mikroprocesszorban végbemenő frekvenciaosztás menetét mutatják. A két lehető legkedvezőtlenebb eset egyikét illusztráltuk az idődiagramokon. A szinkronizálási folyamat leírása során a pozitív órajel periódusokhoz logikai 1, a negatívokhoz pedig logikai 0 szintet rendelünk. Az Aj és A2 időprogramok szintváltásai a Cl rendszer-órajel 0- 1 átmeneteinél, a B, és B2 idődiagramok szintváltásai az A,, ill. A2 idődiagramok 1-0 átmeneteinél, a C, és C2 idődiagramok szintváltásai pedig a B,, ill. B2 idődiagramok 1-0 átmeneteinél következnek be. Amint az 1 és 2 órajel számláló állapotában (a Ct és C2 idődiagramokon) különbség mutatkozik, megszakad a C1 rendszer-órajelnek a 2 órajel számlálóba való áramlása. Az idődiagramok szerint az első ízben a harmadik rendszer-órajel periódus után történik, amikor a Q idődiagram jele 0-ról 1- re változik. Az A2 idődiagram jele ezután mindaddig az 1 állapotban marad, amíg a C, idődiagram jele 1-ről újra 0-ra nem változik, azaz a 8-ik rend5 10 15 20 25 30 35 40 45 50 55 60 65 2
