187493. lajstromszámú szabadalom • Több processzor felől is hozzáférhető módon kialakított gyors, elektronikus háttértároló berendezés
1 187 493 2 csatlakozást ugyanaz a 7 több processzor által kisajátítható busz hozza létre. Az 1, 2 és 3 felhasználó processzorok száma és típusa tehát nem kötött. A találmány megvalósíthatósága szempontjából a felhasználó processzo-. rok rendelkeznek a háttértároló működtetéséhez szükséges képességekkel (hardver csatlakoztathatóság, megfelelő szintű szoftver megléte). A 4, 5 és 6 processzor illesztők egyik feladata leképezni a felhasználó processzor buszának egy címtartományát a 7 több processzor által kisajátítható buszra (jellemzően a processzor illesztő a felhasználó processzor háttértároló vezérlőjének regisztereiméit képezi le á 7 több processzor által kisajátítható buszra). A leképezéshez a 4, 5 és 6 processzor illesztők egy kisajátítás vezérlő logikával kisajátítják a 7 több processzor által kisajátítható busz és vezérlik a buszciklust. A 4, 5 és 6 processzor illesztők másik feladata, hogy a 7 több processzor által kisajátítható busz egy címtartományát leképezzék az adott felhasználó processzor buszára. (Jellemzően a 7 több processzor által kisajátítható buszról az összes felhasználó processzor teljes címtartománya leképezhető úgy, hogy a 7 több processzor által kisajátítható buszon az egyes felhasználó processzoroknak másmás címtartomány felel meg.) A leképezéshez a 4, 5 és 6 processzor illesztők kisajátítják az 1, 2 és 3 felhasználó processzorok buszát és vezérlik a buszciklust. A kisajátításhoz és a buszciklus vezérléséhez a 4, 5 és 6 processzor illesztők rendelkeznek az 1,2 és 3 felhasználó processzorok típusára jellemző buszkisajátító és buszvezérlő áramkörökkel. A 4, 5 és 6 processzor illesztők előnyös tulajdonsága, hogy nem tartalmazzák a háttértároló közeg működtetéséhez szükséges vezérlő áramköröket, így sokkal egyszerűbbek a szokásos háttértároló illesztő/vezérlő egységeknél (kontrollereknél). A 8 elektronikus tároló közeg célszerűen nem tartalmaz a tárolási funkció megvalósításához mechanikusan mozgó elemeket. Ebből következően a hozzáférési ideje (akár véletlenszerű, akár szekvenciális típusú) jóval kisebb, mint az elektromechanikus rendszerű tároló közegeké. A félvezető tárolók fejlődésével a megabájt nagyságú tároló közeget például dinamikus RAM memóriaelemek alkalmazásával hozzuk létre. Jellemzően lassú és kis fogyasztású memóriaelemeket célszerű választani erre a célra. A tároló egység tápellátása ebben az esetben hálózatkimaradás ellen védett. A 9 több kontroliért emuláló processzor feladata az 1, 2 és 3 felhasználó processzorok háttértároló vezérlő egységének funkcionális megvalósítása. A 9 több kontroliért emuláló processzor tartalmaz egy buszcsatlakozást biztosító egységet, valamint egy vagy több intelligens vezérlőelemet, amely célszerűen gyors mikrokontroller vagy bipoláris mikroprocesszor. A buszcsatlakozást biztosító egység tartalmazza a 7 több processzor által kisajátítható busz kisajátításához és vezérléséhez szükséges elemeket, valamint tartalmazza a 4, 5 és 6 processzor illesztők által a 7 több processzor által kisajátítható buszra leképezett címeket felismerő áramköröket. Ez utóbbi egység feladata a 9 több kontroliért emuláló processzor intelligens vezérlő elemeinek olyan vezérlő jelek biztosítása, amelyek alapján azok felhasználó processzor specifikus működésre képesek, azaz a felhasználó processzorok számára különböző típusú háttértárolót képesek emulálni. Intelligens vezérlő elemként kedvező tulajdonsága miatt a Signetics 8 * 300 bipoláris mikroproceszszor/mikrokontroller család egy célszerű választás. Az ábrán látható elrendezés szerint elkészített elektronikus háttértároló működését a jellemző ciklusok leírásán keresztül ismertetjük. Az első jellemző ciklusban a felhasználó proceszszorok valamelyike hozzá kíván férni a részére emulált tömegtároló vezérlőjének egy regiszteréhez írásra vagy olvasásra. Például az 1 felhasználó processzor megcímzi a tömegtároló vezérlőjének valamelyik regiszterét. Ezt a címet felismeri a 4 proceszszor illesztő és kezdeményezi a 7 több processzor által kisajátítható busz kisajátítását. Elenyerve a 7 több processzor által kisajátítható (busz) vezérlését („master”-ré válik) leképezi az 1 felhasználó processzor buszán levő címet a 7 több processzor által kisajátítható buszra, és elindítja az írás vagy olvasási ciklust. A 9 több kontroliért emuláló proceszszor érzékeli a címet és a műveletet, aminek hatására azonnal vezérelt („slave”) készülékké válik, és végrehajtja azokat a belső műveleteket, amelyek után a ciklust befejezve a következő ciklusban a felhasználó processzor számára megkülönböztethetetlen egy valódi tömégtároló vezérlőtől (kontroliéitól). A 9 több kontroliért emuláló processzor a felismert címtől függően többféle „slave” készülékké képes válni, és ezzel a képességével tud egymástól függetlenül emulálni több azonos vagy különböző típusú „kontroliért”. A második jellemző ciklusban a 9 több kontroliért emuláló processzor adatátvitelt végez önmaga és az 1, 2 és 3 felhasználó processzorok valamelyikének a központi tára között. Az adatátviteli ciklusban a 9 több kontroliért emuláló processzor kisajátítja az 1, 2 és 3 felhasználó processzorok valamelyikének a buszát a 4, 5 és 6 processzor illesztőkön keresztül a 7 több processzor által kisajátítható busz megfelelő vonalainak a segítségével. Ezután kisajátítja a 7 több processzor által kisajátítható buszt, és mint vezérlő („master”) készülék végrehajt egy buszciklust, amelyben a vezérelt („slave”) készülék az 1,2 és 3 felhasználó proceszszorok valamelyikének a buszán elhelyezett központi tár. A harmadik jellemző ciklusban a 9 több kontroliért emuláló processzor adatátvitelt végez önmaga és a 8 elektronikus tárolóközeg között. Az adatátviteli ciklusban a 9 több kontroliért emuláló processzor kisajátítja a 7 több processzor által kisajátítható buszt és mint vezérlő („master”) készülék végrehajt egy buszciklust, amelyben a vezérelt („slave”) készülék a 8 elektronikus tárolóközeg. A második és harmadik ciklus megfelelő sorrendben végrehajtva adja az 1, 2 és 3 felhasználó processzorok központi tára és a háttértároló közötti kétirányú adatátvitelt, amelyre a 9 több kontroliért emuláló processzor mint vezérelt („slave”) ké\ 5 10 15 20 25 30 35 40 45 50 55 60 65 3
