187055. lajstromszámú szabadalom • Kapcsolási elrendezés intelligens elektronikus berendezések memóriakapacitásának kiterjesztésére

1 187 055 2 tetszőlegesen megválasztható helyére való egysze­rű, gyors vezérlésátadást, valamint hogy valamely lapon futó program tetszőleges lapon lévő adato­kat elérhessen.- Az univerzális mikroprocesszoros rendszerek jelentős része processzorfüggetlen, ezért az előbbi feladatok megoldását a processzorfüggetlenség biz­tosítása mellett kel! megoldani. Ez elsősorban a futó program lapjától eltérő lapon lévő adatok elérésénél jelent komoly nehézségeket.- Lehetővé kell tenni a memóriába ágyazott perifériacímzés alkalmazását (szintén a processzor­függetlenségből adódó követelmény) olyan módon, hogy a perifériák bármely lapon futó programból könnyen elérhetők legyenek.- Biztosítani kell, hogy amennyiben a mikrop­rocesszoros rendszerben egyidejűleg több master modul (CPU, DMA vezérlő, multiprocesszoros csatoló modul, stb.) van, vezérlésátadásnál az új aktív master' az előző aktív mastertől függetlenül kijelölt lapokkal dolgozhasson. A találmány szerinti kapcsolási elrendezés a me­mória kiterjesztését memórialapok bevezetésével oldja meg olyan módon, hogy az előbb említett problémákra egyszerű, gazdaságos, processzorfüg­getlen megoldást ad. A találmány célja olyan kapcsolási elrendezés létrehozása, amelynek révén intelligens elektroni­kus berendezések memóriakapacitása a felsorolt hiányosságok kiküszöbölése mellett a rendszerben felhasznált mikroprocesszortól függetlenül egysze­rűen gazdaságosan kiterjeszthető. A kitűzött feladatot olyan kapcsolási elrendezés­sel oldottuk meg, amely az intelligens elektronikus berendezések sínrendszerére (buszrendszerére) kapcsolódik és adatvonal meghajtót és címfelisme­rő és utasításdekódolót tartalmaz. Ezt a találmány értelmében úgy fejlesztettük tovább, hogy adatlap­­regisztert, új lapregisztert, aktuális lapregisztert, multiplexert, DMA lapregisztert vagy regiszter­tömböt továbbá multiplexert, dekódolót, címfelis­­merő és utasításdekódolót, memórialapváltás ve­zérlőt, utasításdekódolót, késleltető és időzítőt, adatlap engedélyező flip-flopot, továbbá ÉS kaput tartalmaz, ahol a címfelismerő és utasításdekódoló a sínrendszer megfelelő címbuszára és vezérlőbu­szára kapcsolódik, kimenetei pedig az adatlap re­giszter, a DMA lapregiszter vagy regisztertömb, az új lapregiszter vezérlőbemeneteire, valamint az adatlap engedélyező ílip-flop vezérlő bemenetére és a memórialapváltás vezérlő egyik bemenetére kap­csolódnak, az adatvonal meghajtó adatbemenete a sínrendszer adatvonalaira, vezérlőbemenete a ve­zérlőbusz részét képező olvasás vezérlőjel vezeték­re, engedélyező bemenete a címfelismerő egyik ki­menetére kapcsolódik, továbbá az adatlap regisz­ter, az új lapregiszter, és a DMA lapregiszter vagy regisztertömb adatbemenetei az adatvonal meghaj­tó adatkimencleire, az adatlap regiszter kimeneté a multiplexer első bemenetére, az új lapregiszter ki­menete az aktuális lapregiszler adatbemenetére, a DMA lapregiszter vagy regisztertömb kimenete a másik multiplexer második bemenetére kapcsoló­dik, továbbá az aktuális lapregiszter kimenete a multiplexer második adatbemenetére, a multiplexer kimenete a másik multiplexer első bemenetére csat­lakozik, a másik multiplexer vezérlőbemenetére a vezeték DMA elfogadásjele vagy a helyi DMA elfogadás vonalak célszerűen VAGY kapcsolat­ként előálló jel vezetéke kapcsolódik, kimenete a dekódoló bemenetének egy részére kerül, a dekó­doló további bemenetei a sínrendszer n darab, cél­szerűen 5-7 legnagyobb helyiértékű címvezetéké­re, kimenetei vezetéken át a memóriarnodulok en­gedélyező bemeneíeire kapcsolódnak; DMA lapre­giszter vagy regiszteríömb engedélyező, illetve ki­választó és engedélyező bemeneíeire a helyi DMA elfogadás vonalak csatlakoznak, továbbá az aktuá­lis lapregiszter vezérlőbemenetére a memória­lapváltás vezérlő kimenete, a memórialapváltás ve­zérlő második bemenetére a sínrendszer utasításe­­lővéleli ciklust jelző vezérlővezetéke kapcsolódik; az utasításdekódoló egyik bemenete a sínrendszer adatvonalaira, másik bemenete az utasításelővételi cik’ust jelző vezériővezetékre, kimenete pedig a kés­leltető és időzítő adatbemeneteire csatlakozik, a késleltető és időzítő vezérlőbemeneteire az olvasás vezérlőjel vezeték illetve az állapotlekérdező vonal van kötve, kimenete az ÉS kapu második bemene­tére csatlakozik; az ÉS kapu első bemenetére az adatlapengedélyező flip-flop kimenete kapcsolódik, míg az ÉS kapu kimenete a multiplexer vezérlőbe­menetére van kötve. A találmány értelmében előnyös, ha az utasítás­dekódoló programozott logika, és/vagy a DMA lapregiszter vagy regisztertömb programozott logi­kát tartalmaz. A találmány szerinti kapcsolási elrendezés továb­bi előnyös kiviteli alakja szerint a dekódoló statiku­san vagy dinamikusan programozott logika. Ugyancsak előnyös ha az. utasításdekódóló ran­dom logika, és/vagy a DMA lapregiszler vagy re­­giszlerlömb random logikát tartalmaz. A találmányt az alábbiakban a rajz alapján is­mertetjük részletesebben. A rajzon az 1. ábra a találmány szerinti kapcsolási elrende­zést megvalósító ún. lapozó modul, valamint egy moduláris felépítésű intelligens elektronikus beren­dezések moduljainak mikroprocesszoros sínrend­szerre való kapcsolódását mutatja, a 2. ábrán a találmány szerinti kapcsolási elrende­zés egy lehetséges blokkvázlata látható, és a 3. ábra egy lehetséges címkiosztást mutat két memóriamodul esetére. Az ábrán látható összeállítás minimáieirendezést mutat. Mikroprocesszoros B sínrendszerre 1 köz­ponti egység modul, 2 DMA vezérlő modul, a talál­mány szerinti kapcsolási elrendezést megvalósító 4 lapozó modul és a memórialapokat realizáló 3 me­móriamodulok kapcsolódnak. A 2 DMA vezérlő modulra kapcsolódnak 5 DMA periféria modulok, amelyek helyi e elfogadás vonalakon keresztül kap­ják a 2 DMA vezérlő modultól a működésüket engedélyező jeleket, ti vezetek a közvetlen memóri­ái o/záférés kérésre az 1 központi egység modul által kiadott elfogadás jelet továbbítja a 2 DMA vezérlő modulhoz és a 4 lapozó modulhoz. A helyi e elfogadás vonalak a helyi 5 DMA periféria modul engedélyező jeleket viszik a 4 lapozó modul megfe­lelő bemeneteire, míg/vezetékek a memóriaenge-5 10 15 20 25 30 35 40 45 50 55 60 65 3

Next

/
Thumbnails
Contents