185434. lajstromszámú szabadalom • Interpoláló analóg-digitál átalakító
1 185 434 2 zások vagy egy teljesen párhuzamos léptető rendszer, vagy egy leágazásos léptető regiszter segítségével hajthatók végre. A párhuzamos léptetővel és párhuzamos összeadóval megvalósított teljesen párhuzamos léptetés lehetővé teszi, hogy mindegyik szorzás egyetlen órajel periódus alatt végbemenjen. Egy 20 leágazásos 32 kllz-es kimenő frekvenciájú szűrő 640 kllz-es összeadási frekvenciát igényel. Ha 2 MHz-es rendszer-órajelet használnánk, akkor az említett léptető és összeadó 1 360 000 műveletet végezne másodpercenként. Egy egyszerű egy bites összeadókat és 10 kapuból álló sorozatot használó párhuzamos struktúrához két léptető regiszterre és összegenként egy összeadóra, vagy pedig hat léptető regiszterre és három egybites összeadóra van szükség. Egy 16 bites szóhosszúság 4 MHz-es órajelet igényelne (feltételezve, hogy a mintavételi frekvencia 512 kHz-es). A digitális jelfeldolgozáson alapuló aluláteresztő szűrő tehát alkalmas arra, hogy az A/D átalakító kimenetén fellépő nagyfrekvenciás zavaró komponenseket elnyomja anélkül, hogy a sávon belüli jeleket csillapítaná. Ez a szűrő miután a belépő nagyfrekvenciás jeleket elnyomta, a kimenetén jóval kisebb mintavételi frekvenciával is képes kiadni a jelet, mint amivel azt az A/D átalakítóból kapta. Az ilyen redukáló (ritkító) szűrést az elvégzendő számítások mennyiségének csökkentése érdekében általában FIR-típusú szűrőkkel valósítják meg, mert az utóbbiaknak csak a leosztott mintavételi frekvenciájú kimenő mintákat kell kiszámolni. Jóllehet a legtöbb rendszerben egyszerű átlagoló szűrőt használnak N minta adagolására és a frekvencia N-edrészére való leosztására, az átlagoló szűrési eljárás nem csillapítja kellően a sávonkívüli jeleket. Az ismert bonyolultabb szűrők ebből a szempontból megfelelőek lennének, ezeknek azonban szorzásokat és összeadásokat kell végezni és hardware problémát jelentenek. Az alábbiak során ismertetjük a jelen találmány szerinti megoldást, amely egyszerű, kis sebességű módszert alkalmaz a bonyolult szűrési műveletek végrehajtására. A 4. ábrával illusztrált interpoláló A/D átalakító 17 szintet alkalmaz, amelyekhez a 0, ±00000001, ±00000011, ± 00000111, ± 00001111, ± 00011111, ±00111111, ±01111111 és ± 11111111 digitális kódsorozatot rendeli. Ezen kódok között azonban túl szoros összefüggés van és némi módosításra szorulnak, hogy alkalmasabbá váljanak a különleges szűrőstruktúrák számára. A kód-módosítás keretében meg kell változtatni . a kódolóban lévő D/A átalakítót is, úgy hogy az a legkisebb helyiértékű (LSB) bitet megkétszerezze és hozzáadja a második bit értékét. Ilyen műveletek elvégzése után a D/A átalakító kimenetén az egyes szinteket a 0, ± 000000010, ± 00000010, ± 000001000, ± 000010000, ± 000100000, ± 001000000, ± 010000000 és ± 100000000 kódok fogják képviselni. A léptető regiszter kódjait ebbe az új digitális alakba áttevő logikai áramkört a 17. ábrán mutatjuk be. Az új kód a következő előnyökkel rendelkezik: (a) mindegyik kódban csak egyetlen 1-es (vagy egyetlen 0) szerepel, és (b) a kódsorozat tagja pontosan kétszerese az őt megelőzőnek (kivéve a zérus utáni kódot). Ezen tulajdonságok kihasználásával néhány egyedülálló szűrésstruktúrát lehet összeállítani. A szokásos szűrőkben általában bonyolult és költséges szorzókat és összeadókat kell alkalmazni, ez a szűrő azonban összeállítható egy egyszerű soros összeadóból, két léptető regiszterből és nyolc ÉS-kapuból, amint a 17. ábrán láthatjuk. Az együtthatót képviselő 8-bites szó a 152 fixtárolóból töltődik át a 154 léptető regiszterbe és ott N bittel eltolódik a 156 kapusorozat hatására, amely egy-egy bitet kikapuz a léptető g regiszterből az A/D átalakítóból kilépő kódtól függően. Amint a 154 regiszterben haladó együttható-szó M-helylycl odébb tolódik a 156 kapusorozat mentén, hozzáadódik a 158 regiszterben tárolt előző összeghez. M- számú ilyen művelet után az illető mintavétel szorzása IQ és felhalmozása befejeződik. Az M értéke az együttható bitjeinek számából (8), az együttható szélességéből (W) és a túlfolyási bitek számából tevődik össze. Ha a regiszterek rövidebbek (8 4- W)-nél, akkor csonka eredmények keletkeznek. 15 Miután n számú említett felhalmozás lejátszódott, a 158 kimeneti regiszterben megtaláljuk az y0 eredményt. Ezen eredmény kiküldése után egy új összegezés kezdődik el azzal, hogy az FG visszacsatoló kapu letiltódik egy új minta első felhalmozása számára. A szó- 20 banforgó egyszerű soros struktúra addig működik jól, amíg a redukáló szűrő Fout/Fjn osztási aránya azonos vagy nagyobb mint n. A legtöbb FIR-típusú frekvencia redukáló szűrő esetén az n nagyobb mint Fout/Fjn osztási arány, és ezért minden egyes bemeneti mintának 25 több kimeneti minta képzésében is részt kell venni. A 18. ábrán bemutatott példában F,n = 128 kHz, Pout ~ 16 kHz és n = 23. Ennek megfelelően a futó ísszeget az S = n Fout/Fjn értéken kell tartani, vagyis rbben az esetben az R = 3 értéken. Ez a rendszer 16 30 hites léptető regisztereket alkalmaz, amelyek állandóan 1,048 MHz-es órajelet kapnak, és mindegyik összegezés ;> többihez képest fázisban eltolva fejeződik be 48 kHz-es gyakorisággal, úgyhogy a kész eredmények 16 kHz-es ütemben válnak hozzáférhetővé. 35 Ennek a szűrőstruktúrának egy másik változatát épít- 1 etjük fel egy párhuzamos összeadó és egy multiplexer (’éptető rendszer alkalmazásával. A multiplexer (léptető rmdszer segítségével a bemeneti szavat M-számú fokozatni lehet végigtolni. Ha a bemeneti szó a megfelelő 40 együtthatót képviseli, a léptetést pedig az A/D átalakító v rzérli, akkor a multiplexer (léptető rendszer kimenete é rpen az a;Xj szorzattal lesz egyenlő. A léptető kimenetű egymásután hozzáadódnak az ajxj szorzat előző érték niiez mindaddig, amíg az előírt számú minta összegzése 45 n eg nem történt. A soros összeadós változathoz hasonló an itt is, ha a szűrő n mintát dolgoz fel, és a mintav£teli frekvencia osztásának aránya R (Fm{n/Fout), akkor minden egyes mintának n/R számú összegezésben kt 11 szerepelnie. Tehát a soros változathoz használt példa 50 a párhuzamos változatra is alkalmazható, amelyet a 19. álrán mutatunk be. Ebben az esetben a párhuzamos ar'tmetikai logikai egység (ALU) és a léptető rendszer eg/éb aritmetikai műveletekre is felhasználhatók,' amikor a szűrőben éppen nincsenek igénybevéve. A példánkban 55 a processzornak három léptetést és összeadási műveletet, ke 1 végrehajtani, amelyekhez három órajelperiódusnyi idő szükséges, ha a 256 kHz-es léptetési frekvenciát, illetve a 760 kHz-es összeadási frekvenciát tekintjük. Ha ez a szűrőstruktúra például 2,048 MHz-en működik, 60 akkor a kapacitásának csak 37,5 %-a van kihasználva, tel át sok egyéb matematikai műveletre is felhasználható. \z interpolatív A/D átalakító kimenete által meghajlott léptetőrendszer nem más, mint egy M bemenetű multiplexer. A 17. ábrán a léptetőrendszer egyik kapuját 65 15( kapusorozattal jelöltük. Az ábrából láthatjuk, hogy 12
