184398. lajstromszámú szabadalom • Jelminta processzoros mérőrendszer integrált áramkörök vizsgálatára, valamint karakterizálására
1 184 398 2 van kötve, a helyi memória címbemenetére pedig a címgenerátor címregiszterének kimenete helyi memória cím vonalon keresztül kapcsolódik. További előnyös kiviteli alaknál az adatgenerátor memória regiszterének követő háttérregisztere van. Célszerűen az adatgenerátor adatregiszterének adat követő regisztere van. A jelminta processzoros mérőrendszer további kiviteli alakjánál az adatgenerátor adatháttér regiszterének adatháttér követőregisztere és adat shifr logikája van, ahol az adatháttér követő regiszter kimenete és az adat shift logika kimenete hetedik multiplexeren keresztül kapcsolódik az adatháttér regiszter bemenetére. A jelminta processzoros mérőrendszer további előnyös kiviteli alakjánál az adatgenerátor adatregiszteréhez az ötödik multiplexeren keresztül kapcsolódó aritmetikai logikai egysége van, valamint az adatregiszter álvéletlen jelgeneráló egységgel kétirányú kapcsolatban van, amely álvéletlen jelgeneráló egység vezérlőbemenetére az adatgenerátor mikroutasítás kód vonal van kötve. A jelminta processzoros mérőrendszer egy másik előnyös kiviteli alakjánál az ötödik multiplexer első bemenetére az adatregiszter kimenete van visszacsatolva, második bemenetére az aritmetikai logikai egység kimenete, harmadik bemenetére az adatkövető regiszter kimenete hozzárendelt hatodik multiplexeren keresztül, negyedik bemenetére az adat háttérregiszter kimenete, ötödik bemenetére a helyi memória kimenete ven kötve, hatodik bemenetével a memória regiszter bemenete össze van kötve, és vezérlőbemenetére az adatgenerátor mikroutasítás kód vonal van kapcsolva. A találmány szerinti jelminta processzoros mérőrendszer további kiviteli alakjánál a címgenerátor összegző regisztere a címregiszter bemenetét vezérlő nyolcadik multiplexer egyik bemenetére van kapcsolva. A címgenerátor cím háttérregiszterének célszerűen első szintű és második szintű követő regisztere van. Ugyanígy a címgenerátor címregiszterének is első szintű és második szintű követő regisztere van. A találmány szerinti jelminta processzoros mérőrendszer egy további kiviteli alakjánál a címgenerátornak cím aritmetikai logikai egysége van, amelynek dekrementált és inkrementált kimenete van, és e kimenetek a címregisztert vezérlő nyolcadik multiplexer egy-egy további bemenetére vannak kötve. A találmány szerinti jelminta processzoros mérőrendszert és annak előnyeit a továbbiakban egy előnyös megvalósítása példakénti bemutatásával ismertetjük hivatkozva a csatolt rajzokra, ahol az 1. ábra egy hagyományos kialakítású mérőrendszer felépítését vázlatosan, a 2. ábra a találmányt megalapozó felismerésnek megfelelő mérőrendszer elvi felépítését, a 3. ábra a találmány szerint kialakított jelminta processzoros mérőrendszer tömbvázlatát, a 4. ábra a jelminta processzoros mérőrendszer vezérlő és állapotregiszter tömbjének vázlatos felépítését, az 5. ábra a jelminta processzoros mérőrendszer vezérlő logikáját , a csatlakozó vezérlő memória és az illesztő interface együttes tömbvázlatos kialakítását, a 6. ábra a jelminta processzoros mérőrendszer adatgenerátorának tömbvázlatát és a 7. ábra a jelminta processzoros mérőrendszer címgenerátorának tömbvázlatát mutatja. Az 1. ábra a hagyományos kialakítású mérőrendszerek vázlatos felépítését mutatja. Az ábrán láthatóan A prog- 6 ramvezérlő számítógép B jelminta processzorral 1 vezérlővonal útján, C programozható egységekkel 3 vezérlővonal útján, D DUT interface egységgel 2 vezérlővonal útján van összekötve. Az A programvezérlő számítógép továbbá külön-külön a B jelminta processzorhoz, a C programozható egységekhez és a D DUT interface egységhez SÍ adatsínnel kapcsolódik. A D DUT interface egység aB jelminta processzorhoz és a C programozható egységekhez S2 sínnel kapcsolódik és vizsgálandó E áramkörhöz S3 illesztősín útján van kötve. A mérőrendszer alacsony és nagysebességű működését az A programvezérlő számítógép hangolja össze. Az A programvezérlő számítógép az egyes egységeket önálló perifériaként kezeli, amelyet az SÍ adatsín és az 1, 2, 3 vezérlővonalak szemléltetnek. A mérés nagysebességű vezérlése a nagysebességű S2 sínekkel, valamint az S3 illesztő sínekkel megvalósított vonalakon keresztül történik. A 2. ábra a találmányt megalapozó felismerés szerinti mérőrendszer elvi felépítését szemlélteti azonos jellegű, de a találmány szerint átalakított, bővített és megváltoztatott funkciójú egységekkel. A mérőrendszer nagysebességű 6 jelminta processzora 7 DUT interface egységhez 2 vezérlővonal útj án, 8 programozott egységekhez 3 vezérlővonal útján kapcsolódik, valamint rendszervezérlő 5 számítógéphez 1 vezérlővonallal kötődik. A 8 programozott egységek, a 7 DUT interface egység, a 6 jelmintaprocesszor valamint az 5 számítógép adatforgalom lebonyolítására szolgáló 4 illesztősínre van kapcsolva, továbbá a 7 DUT interface egység nagysebességű kétirányú kapcsolatban van közvetlenül a 6 jelminta processzorral és a vizsgálandó 9 áramkörrel, és egyirányú kapcsolatban van a 8 programozott egységekkel. Az 1 vezérlővonalon keresztül, amely a hagyományos mérőrendszernél (1. ábra) az A programvezérlő számítógépet és nagysebességű B jelminta processzort, a találmány szerinti mérőrendszernél (2. ábra) a rendszervezérlő 5 számítógépet és a 6 jelminta processzort köti össze, történik a vezérlés átadása, a kiszolgálás kérése, nyugtázása, valamint egyéb vezérlő parancsok kiadása. A 2 és 3 vezérlővonalak elhelyezése már a két rendszer különbözőségét mutatja. A hagyományos megoldást szemléltető 1. ábrán D DUT interface egységet 2 vezérlővonal vezérli és ez, valamint C programozható egységeket vezérlő 3 vezérlővonal önálló kiszolgálás kérési vonalakat alkotnak az A programvezérlő számítógép felé pl. hibamemória túlcsordulás jelzése, túlmelegedés jelzése, stb. így a hagyományos — 1. ábra szerinti — megoldás működése során az A programvezérlő számítógép a megszakításkérést kiszolgálja , de egyben a többi programozott egységeket is leállítja, így a B jelminta processzort is. Ez az egyébként szintén interrupt vonallal rendelkező B jelminta processzor futásában megszakítást eredményez, és ismételt indításkor a program átírását is szükségessé teheti a futási idő problémák miatt. Nyilvánvaló, hogy nagybonyolultságú áramkörök vizsgálatánál az üzemszerűen bekövetkező programmegszakításokat a futó programot vezérlő processzor felé kell irányítani. A találmány szerinti megoldás — mint a 2. ábra is mutatja, figyelembevéve a peremfeltételeket beállító 8 programozott egységek kialakítását is — mikroprogram szinten oldja meg a mérőrendszer vezérlésének lényegi részét. Ez a kialakítás teszi lehetővé az előre beprogramozott peremfeltételek közötti gyors váltást, kiküszöbölve a vizsgálat nagysebességű folyamatának megszakítását. így a mérőrend szerben a 7 DUT interface egységhez kapcsolódó 2 ve5 10 15 20 25 30 35 40 45 50 55 60 65
