181834. lajstromszámú szabadalom • Multiprocesszor rendszer
5 181834 6 CLKA = PHO • PHI • RC + + PHO • PHI • ACCGRO, ÄRQÖ = PHO * PHI • ZEN • ACCGRO • KBI7; ENG = PHO • PHI • KBI7 Egy harmadik 6 JK flip-flop, amelynek Q kimenete az első J bemenettel, valamint az 5 NAND-kapu második bemenetével és a párhuzamos IF interface egység ZINT bemenetével van összekötve, a második K bemenetével a második programozható PAL2 logikai elrendezés ZIACT kimenetére csatlakozik. A párhuzamos IF interface egység ZINT bemenetén át a harmadik 6 JK flip-flop Q kimenetén fellépő megszakítási felszólítás vihető át. A párhuzamos IF interface egység ZŒN bemenetével összekötött S bemeneten át a megszakítási felszólítás ismét törölhető. A harmadik 6 JK flip-flop CLK órajel bemeneté a DEL késleltető tag harmadik PHOR kimenetével van összekötve. A DEL késleltető tag a PHC számláló első PHO kimenetére csatlakozó további bemenettel rendelkezik, és az ezen a bemeneten jelenlevő jel késleltetve a harmadik PHOR kimeneten lép fel. A második programozható PAL2 logikai elrendezés további, a PHC számláló második PH1 kimenetével és az AL csatlakozó logika KBI bemenetével összekötött bemeneteken rendelkezik. A ZIACT kimeneten fellépő jelet a fentiekben leírt bemeneteken fellépő jelektől függően a következő logikai egyenlet szerint állítjuk elő: ZIACT= PH1 • KBI • Co + PH1 • KBÍ • Co Az AL csatlakozó logikába bevezetendő órajelek számára szükséges csatlakozókat és összeköttetéseket nem tüntettük fel. A leírt digitális egységek a kereskedelemben kapható alkatrészek, így például a DMA egység, a párhuzamos IF interface egység és a BT buszmeghajtó egy ség a Texas Instruments TMS 99 11, TMS 99 01 és SN 75 138 típusaival valósítható meg. Az egyes egységek különböző bemenetéin és kimenetein fellépő jelek, illetve jelsorozatok ugyanúgy vannak jelölve, mint a megfelelő bemenetek és kimenetek. A fentiekben leírt multiprocesszor rendszer egy adatösszehasonlítási folyamatnál a következőképpen működik: Tételezzük fel, hogy az X, Y és Z mikroszámítógép-rendszerek egy három felvonóból álló felvonócsoport egyes felvonóihoz vannak hozzárendelve, ahol a rendszerek a hajtás vezérlésére és szabályozására, továbbá például a felvonókabinok emeleti hívásokhoz való hozzárendelésének időbeli optimalizálására szolgálnak. Az utóbbi esetben mindegyik rendszer a felvonókra vonatkozó paraméterekről, így például egy hívóemelet és a felvonókabin közötti távolságból, az ezen a távolságon belül várható lehetséges közbenső megállások számából, a rendelkezésre álló kabinok és az ezekhez a kabinokhoz már hozzárendelt emeleti hívások, valamint a pillanatnyi kabinterhelés alapján egy időarányos összeget számít ki. Ezt az összeget a BK bináris szám alakjában a megfelelő X, Y és Z mikroszámítógép rendszer egy RAM írás-olvasás tárolójába újuk be, ahol a tárolóhely címe a figyelembe vett hívóemelet számának felel meg. Az X, Y és Z mikroszámítógép rendszerek BKX, BKy és BKZ összegeinek az adott emelet számára végrehajtott összehasonlításnál a legkisebb várakozási időnek megfelelő legkisebb összeggel rendelkező kabint rendeljük hozzá a figyelembe vett hívóemelethez. Az összehasonlítás több időben egymás utáni fázisban történik, amikor egy első A fázis folyamán egy CPU mikroprocesszorból kiinduló és az SB gyűjtővezetéken át a rendszer összes többi processzorára küldött szinkronizáló jel az összes párhuzamos IF interface egységet vez&li. Ekkor a párhuzamos IF interface egységek KRES kimenetén közelítően egyidejűleg az I, II és III időpontokban (3., 4., 5. ábrák) jelváltás lép fel, aminek következtében szabaddá válik a PHC számláló vezérlése. A bekövetkező engedélyezéssel, például az X mikroszámítógép rendszer PHC fázisszámlálójának engedélyezésével a KB vezeték aktivizálódik, amikor is alacsony potenciálra kerülhet (I időpont, 3. ábra). Az AL csatlakozó logika összehasonlító KBO kimenete és összehasonlító KBI bemenete magas potenciálra kerül. Az utolsó PHC fázisszámláló engedélyezése után (III időpont 5. ábra), a DEL késleltetőtag segítségével rögzített, a KB vezeték aktivizálását késleltetve jelző IV időpontban (3—5. ábrák), valamennyi X, Y és Z mikroszámítógép rendszernél egyidejűleg a KBI7 kimeneten kimenő jel változása következik be, amikor az első programozható PAL 1 logikai elrendezés ARQO kimenetén jelváltozás meg végbe, és a második 4 JK flip-flopon át az ACCRQO bemeneten egy DMA felszólító jelet állítunk elő. Az egyes DMA egységek ismert módon jelzik a hozzárendelt CPU processzornak, hogy ellenőrzést kívánnak az adatbuszon át. Ez egy bizonyos idő után következik be, amikor a DMA egység az ACCGRÖ bemeneten jelet ad le (V időpont, 3. ábra), amelynek kezdetekor a PHCLK bemeneten a fázisszámláló-vezérlő jel alacsony, ARQO îdmeneten a DMA felszólítást vezérlő jel pedig magas szintre kerül. Az ACCGRO kimeneten a jel időtartama folyamán a DMA egység egy címet ad a címbuszra, úgyhogy az összehasonlítandó BK bináris számot tartalmazó RAM írás-olvasás tároló egy tárolóhelyét megszólítja, aminek következtében a tárolóhely tartalma az adatbuszon és a DO—Dll bemeneteken át a KC számlálóba kerül. Egyidejűleg a D l 5 bemeneten át egy Co ellenőrző bitet viszünk át és az első 3 JK flip-flopban tároljuk. Itt a Co = 1 ellenőrző bit azt jelenti, hogy a megfelelő X, Y és Z mikroszámítógép-rendszer ugyanazon emelet előző összehasonlításánál a legkisebb BK bináris számot határozta meg és tárolta. A Co = 0 ellenőrző bit azt jelenti, hogy a megfelelő X, Y és Z mikroszámítógép-rendszer nem rendelkezik a legkisebb bináris számmal. A például az X mikroszámítógép-rendszer elsőként befejeződő adatátvitele és az ACCGRO kimeneten a jel eltűnése után a PHC számláló PHCLK bemenetén a vezérlőjel és első PHO kimeneten a fázisjel magas szintű lesz (VI időpont, 3. ábra), aminek következtében az AL csatlakozó logika megfelelő összehasonlító KBO kimenete alacsony szintre kerül. Az utolsó rendszer adatátvitelének befejeződése után a KB vezeték potenciálja magas szintű, és valamennyi összehasonlító KBI bemenet alacsonyszintű lesz (VII időpont, 4. ábra). 5 10 15 20 25 30 35 40 45 50 55 60 65 3
