181833. lajstromszámú szabadalom • Berendezés processzorok hozzáférésének vezérlésére adatvezetékhez
MAGYAR NÉPKÖZTÁRSASÁG SZABADALMI 181833 LEÍRÁS Bejelentés napja: 1981. X. 14. (2964/81) Svájci elsőbbsége: 1980. X. 20. (7797/80) Nemzetközi osztályozás: NSZO3 : G 06 F 9/46 ORSZÁGOS TALÁLMÁNYI HIVATAL Közzététel napja: 1983. I. 28. Megjelent: 1985. VI. 28. Szabadalmi Tár. ' Feltalálók: Friedli Paul műszaki tudományok doktora, Zürich, Süss Hans Gerhard mérnök, Udligenswil, Svájc Szabadalmas: Inventio Ag., Hergiswil NW, Svájc Berendezés processzorok hozzáférésének vezérlésére adatvezetékhez 1 A találmány tárgya berendezés processzorok hozzáférésének vezérlésére adatvezetékhez, ahol a processzorok input-output interface egységeken át csatlakoznak az adatvezetékre, és mindegyik input-output interface egység egy processzor hozzáférési felszólítását leolvasó bemenettel rendelkezik. Az ilyen típusú berendezéseknél szabványos, a kereskedelemben kapható input-output interface egységek segítségével adatátvitel valósítható meg egy adatvezetéken át egy digitális számítógép és egy külső egység — például egy telexgép — között soros átviteli technika alkalmazásával, ahol az adatátvitel előtt vezérlőjelek sorozatával valósítják meg az adási és vételi készenlétet az egyes terminálok között. Ha azonban egy közös adatvezetékre csatlakozó több számítógéprendszer, illetve processzor között, vagy ezek és a közös adatvezetékkel összekötött külső egységek között kell adatátvitelt végrehajtani, akkor különösen az adatvezetékhez való egyidejű hozzáférésnél vannak problémák, amelyek a szabványos input-output egységekkel nem oldhatók meg egyszerű módon. A 28 24 557 számú Német Szövetségi Köztársaság-beli közrebocsátási iratban szereplő berendezésnél több mikroprocesszornak egy közös rendszerbuszra való csatlakoztatásához javasolnak megoldásokat az említett problémákra. Egy HOLD-bemenettel és egy HOLDA-kimenettel ellátott mikroproceszszorok egy olyan logikával rendelkeznek, amelynek segítségével vezérelhető a rendszerbusz elérése. 2 A hozzáférés engedélyezése előtt egy busz-felszólítási ciklust kell egy jelsorozat alakjában végrehajtani, amely lényegében egy Master processzorra adott BUSREQ felszólításból és ennek a processzornak a 5 felszólító felé adott HOLDA-nyugtázó jeléből áll. Csak a nyugtázójel megérkezése után férhet hozzá egy felszólító — egyszer vagy többször - a buszhoz. A busz felszólítási ciklus végrehajtásához a mikroprocesszorokat Master-Slave elv szerint úgy kell 10 összekapcsolni, hogy a Slave processzorok BUSREQ felszólító kimenetei egy VAGY kapun át a Master processzor HOLD bemenetével legyenek összekötve, és ennek HOLDA nyugtázó kimenete a következő Slave processzor BPRI nyugtázó bemenetével legyen 15 összekötve. A Slave processzorok egymással úgy vannak csatolva, hogy egy előző processzor BPRO nyugtázó kimenete mindig a következő processzor BPRI nyugtázó bemenetével van összekötve. Ezzel a berendezéssel rögzítjük az egyes mikro- 20 processzorok prioritását, úgyhogy több processzor egyidejű hozzáférésénél mindig csak a Master processzorhoz legközelebb eső processzor érheti el a buszt. Ennek a berendezésnek az a hátránya, hogy a rendszerbusz adat- és vezérlő vezetékein kívül to- 25 vábbi vezetékek szükségesek a busz felszólítási ciklus végrehajtásához, miközben ha nő a mikroprocesszorok száma, nő a BUSREQ felszólító vezetékek száma is. Szintén hátrányos az, hogy a processzorok növekvő száma esetén időigényesebbé válik a busz 30 kiosztás, mivel az egyes processzorokat a nyugtázás 181833
