181720. lajstromszámú szabadalom • Mikroprocesszor, memória és periféris egységek közti adatforgalmazát biztosító sínrendszer
3 181720 4 Ez azért tehető meg, mivel egy gépi ciklus alatt adatátvitel vagy memória vagy periféria között történik. Ez alól kivétel az RCA CDP ISO L típusú mikroprocesszor. A lassú perifériák szinkronizálására a Ready jelet használják. — Adatcsatornák. A legtöbb sínrendszer 8 vagy 16 bites adatcsatornát használ, mely kétirányú adatátvitelre alkalmas. — Címcsatorna. A címcsatorna leggyakrabban 16 bites. Ez szolgál a memóriák szelektálására, valamint legtöbb esetben ennek kisebb helyértékű 8 bitje hordozza a perifériák címét Input/Output műveleteknél. Az előbbi rövid összefoglalás az S-100, az Intel Multibus, a Pro-Log, az LSI—11 sínrendszerek alapján készült. Ezek közül a Pro-Log cég sínrendszere több kis sínrendszer egyesítése. Az ipari folyamatirányító, ellenőrző berendezések egy csoportosítása történhet a bemeneti/kimeneti csatornák száma szerint: — Kis rendszer: 100 bemenet/kimenet — Közepes rendszer: 500 bemenet/kimenet — Nagy rendszer: 1000 bemenet/kimenet A védeni kívánt sínrendszer kialakításánál az volt a főszempont, hogy egy olyan moduláris periféria választékot lehessen létrehozni, mellyel gazdaságosan kielégíthető a kis rendszer és legalábbis hardware szinten a közepes rendszerig bővíthető legyen. Az eddig ismert telepített berendezések kapacitásaiból az optimális bemeneti/kimeneti modulméret 16 bitesre adódott. Ebből következik, hogy a már széles körben alkalmazott ESZR méretű kártya lenne a leggazdaságosabb, melyre általában 24 IC tehető fel. A hagyományos, már előbb említett sínrendszerek alkalmazása esetén viszont az egyes kártyákon, perifériákon elhelyezkedő sininterface 6—8 IC-t igényel. Ez azt jelenti, hogy a kártya felületének 70%-án lehet csak periféria jellemző áramköröket elhelyezni. Emiatt vagy nagyobb kártyaméretet kell alkalmazni, vagy a gazdaságosság érdekében is az interface áramköröket kell egyszerűsíteni. A találmány célja olyan sínrendszer kialakítása, amelynek moduláris periféria választéka alkalmas kis rendszer gazdaságos Itialakítására és amely legalábbis hardware szinten a közepes rendszerig bővíthető legyen. A találmány azon a felismerésen alapul, hogy a címsín jobb kihasználásával a periféria egységek illesztése a mikroprocesszorhoz leegyszerűsíthető. Nevezetesen a mikroprocesszor szervezésű rendszereknél a központ egység — mely tartalmazza a mikroprocesszort és annak működéséhez szükséges elemeket is - a címsínekre kiadott információval szelektálja az adatforgalomban részt vevő másik egységet, pl. memóriát, perifériát. A címcsatorna szélességét a választott mikroprocesszor határozza meg folyamatvezérlő berendezéseknél. A közismertebb általános célú 8 bites mikroprocesszorok 64 kbyte me- 2 móriát képesek címezni, amelyhez 16 bites címsín szükséges. Ugyanezek a mikroprocesszorok 3-8 bites címinformációt állítanak elő a perifériák szelektálásához input/output műveleteknél. A leggyakoribb esetekben a perifériacím fizikailag is a 16 bites memóriacím alsó 8 bitjén (kimenetén) jelenik meg. így perifériális műveleteknél a memóriacím felső 8 bitje kihasználatlan. Hasonló a helyzet a megszakítási ciklusban is, mivel ilyenkor a dmcsatoma teljesen szabad. A találmány szerinti sínrendszer lényege, hogy a mikroprocesszor memória cím-kimeneteit a címcsatorna sínvezetékeire csatoló engedélyező-tiltó egység a mikroprocesszor periféria cím-kimenetei közül ezek egy részét a tímcsatoma sínvezetékeire csatoló engedélyező-tiltó egység, egy másik részét dekódoló egység közbeiktatásával a címcsatorna sínvezetékeire csatoló engedélyező-tiltó egység, egy harmadik részét dekódoló egység közbeiktatásával ugyancsak a címcsatorna sínvezetékeire csatoló engedélyező-tiltó egység, végül a periféria cím-kimeneteit a címcsatorna sínvezetékeire csatoló engedélyező-tiltó egység van beiktatva. A találmány szerinti sínrendszert, illetve annak működését a következőkben a mellékelt ábrán látható blokk-vázlatra való hivatkozással világítjuk meg. Az ábrán a juP mikroprocesszor A0—Ak memória dm-kimenetei és a címcsatorna C0-Cn sínvezetékei között az ET 1 engedélyező-tiltó egység, a pP mikroprocesszor P0— Pí periféria cím-kimenetei és a cím csatorna C0-Cn sínvezetékei között az ET 2 engedélyező-tiltó egység, a //P mikroprocesszor Pi*i-Pj periféria cím-kimenetei és a dmcsatoma C0—Cn sín vezetékei között a DC 1 dekódoló egység közbeiktatásával az ET 3 engedélyező-tiltó egység, a juP mikroprocesszor Pj+i —Pt periféria cím-kimenetei és a dmcsatoma C0-C„ sín vezetékei között a DC2 dekódoló egység közbeiktatásával az ET 4 engedélyező-tiltó egység, a P periféria dm-kimenetei és a dmcsatoma C0—Cn sínvezetékei között az ET 5 engedélyező-tiltó egység, mit a juP mikroprocesszor V vezérlő kimenetei és az ET 1, ET 3 és ET 4 engedélyező-tiltó egységek között a kombinációs logikai függvények KH egysége van beiktatva. A P perifériához csatlakozik ismert módon a PC megszakítást kérő egység, a címcsatorna C0—Cn sínvezetékeihez pedig a CL címazonosító egység. A találmány szerinti sínrendszer működésében a dmcsatoma C0—Cn síncsafornáin levő információ a H? mikroprocesszor gépi ciklusától függően lehet a) memóriadm amikor a memória referenciás utasításoknál juP a mikroprocesszor A0—Ak kimenete vezérli a címcsatorna C„-Ck sín vezetékeit az ET 1 engedélyező-tiltó egységen keresztül; b) perifériadm, amikor perifériális művelet kerül végrehajtásra. Ebben az esetben a ßP mikroprocesszor kimenetének P0— Pj periféria dmkimenetei az ET 2 engedélyező-tiltó egységen keresztül logikai konverzió nélkül vezérlik a dmcsatoma C0—Cj sínvezetékeit 5 10 15 20 25 30 35 40 45 50 55 60 65
