179516. lajstromszámú szabadalom • Berendezés számítógépek önvizsgálatához szükséges vezérlőjelek előállítására
7 179516 8 netcsoportja a központi CV címvonalakra kapcsolódik, re kimenete a kétbemenetü 26 ÉS-kapu be bemenetére, ra kimenete a multiplexer 24 kapcsoló áramkör fm bemenetére van kapcsolva. A 23 késleltető rm kimenetéről érkező RAM engedélyező jel a multiplexer 24 kapcsoló áramkör sk bemenetére és a kétbemenetü 26 ÉS-kapu se bemenetére van kapcsolva. A kétbemenetü 26 ÉS-kapu u kimenete a 14 RAM egység engedélyező rt bemenetére van kapcsolva. Az adat 16 multiplexer o bemenetére kapcsolódó jelet a 25 késleltető x kimenete szolgáltatja. A 25 késleltető xk bemenetét a multiplexer 24 kapcsoló xm kimenete hajtja meg. A cím 15 multiplexer vezérlő jelei a kapcsoló t kimeneten jelennek meg. Az Rí időzítő bemenetek a központi időzítő CK vonalakra vannak kapcsolva. Az 5. ábrán látható a 13 ROM egység, mely a ROM sor 29 dekódolóból, tápfeszültség TI, T2, T3, T4 tranzisztorokból, ROM memória 30 tömbből, valamint 28 késleltetőbői áll. A ROM memória 30 tömb dm DB bemenetei a központi CV címvonalakra csatlakoznak, A T1-T4 tranzisztorok száma a ROM memória 30 tömb nagyságától függ és azzal arányosan növekszik. A Tl—T4 tranzisztorok feladata, hogy a ROM memória 30 tömb azon elemei kapjanak feszültséget, amelyek a ROM sor 29 dekódoló által engedélyezésre kerültek. A ROM memória 30 tömb négy részre van osztva és ennek megfelelően a TI, T2, T3, T4 tranzisztorok kapcsolják az egyes ROM memória egységre a + Vcc tápfeszültséget. A kapcsolási elrendezés ezáltal biztosítja, hogy csak a kiolvasásra kerülő ROM memória részek fogyasztják a tápfeszültséget, így a ROM memória 30 tömb teljes áramfelvétele nagymértékben csökkenthető. A ROM sor 29 dekódoló DA bemenetei a központi CV dmvonalakra kapcsolódnak, sor szelektáló kimenete vezérli a TI tranzisztor bázisát és a ROM memória 30 tömb bemenetéhez tartozó memóriasorát. A TI tranzisztor emittere látja el a ROM memória 30 tömb első részét tápfeszültséggel. Teljesen hasonlóan működnek a T2, T3, T4 tranzisztorok a hozzájuk csatlakozó ROM memória 30 tömb részekkel. A késleltető biztosítja a ROM memória 30 tömb kiolvasásánál a sor tápfeszültségek kapcsolásából adódó késések kiegyenlítését. A 28 késleltető idk bemenete a központi időzítő CK vonalakra van kapcsolva, ro kimenete a ROM memória 30 tömb adatengedélyező rp bemenetére van kapcsolva. A ROM memória 30 tömb adat L kimenetei a cím 15 multiplexer B bemenetcsoportjára és az adat 16 multiplexer G bemenetcsoportjára, vezérlő M kimenetei a vezérlő biteket ellenőrző 19 egység adat Z bemeneteire van kapcsolva. A találmány szerinti berendezés előnyei, hogy az operatív memória vezérli a számítógép központi egysége és a perifériás illesztő áramkör közötti adatvonalon folyó információ áramlásának irányát, a periféria utasításoknál az akkumulátor törlését, a számítógép önvizsgáló üzemmódjában a perifériás illesztő áramkörök állapotjelző bitjeit, valamint a RAM operatív memória címző és tároló áramköreit. A találmány szerinti berendezés előnyösen alkalmazható számítógépek operatív memóriájának és központi egységének kialakítására, valamint a számítógép önvizsgálatának végrehajtására. Szabadalmi igénypontok: 1. Berendezés számítógépek önvizsgálatához szükséges vezérlőjelek előállítására ROM és RAM részekből álló operatív memória felhasználásával, azzal jellemezve, hogy a berendezésnek cím multiplexere (15), adat multiplexere (16), vezérlő biteket ellenőrző egysége (19), adat multiplexer vezérlője (18), ROM egysége (13), RAM egysége (14) és a központi adatvonalakra (AV) kapcsolódó vezérlő és beavatkozó egysége (17) van, a cím multiplexer (15) egyik bemenetcsoportja (A), a központi címvonalakkal (CV), másik bemenetcsoportja (B) a ROM egység (13) adat kimeneteivel (L), a cím multiplexer (15) kimenetei (C) a RAM egység (14) cím bemenetéivel (D), az adat multiplexer ( 16) egyik bemenetcsoportja (F) a RAM egység (14) kimeneteivel (E), másik bemenetcsoportja (G) a ROM egység (13) adat kimeneteivel (L), míg az adat multiplexer (16) kimenetei (H) a központi adatvonalakkal (AV), a vezérlő biteket ellenőrző egység (19) adat bemenetei (Z) a ROM egység (13) vezérlő kimeneteivel (M), időzítő bemenetei (Y) a központi időzítő vonalakkal (CK), kimenete (rm) az adat multiplexer vezérlő (18) bemenetével, (s), további kimenetei (q, w, Pl) a vezérlő és beavatkozó egység (17) bemenetéivel, az adat multiplexer vezérlő (18) bemenetcsoportja (R) a központi címvonalakkal (CV), időzítő bemenetei (RI) a központi időzítő vonalakkal (CK), kapcsoló kimenete (t) a cím multiplexer (15) kapcsoló bemenetével (n), egyik kimenete (u) a RAM egység (14) engedélyező bemenetével (rt), másik kimenete (x) az adat multiplexer (16) bemenetével (o) van összekötve. (2. ábra) 2. Az 1. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy az adat multiplexer vezérlőnek (18) dekódolója (27), kapcsoló áramköre (24), késleltetője (25) és kétbemenetü ÉS-kapuja (26) van, a vezérlő biteket ellenőrző egység (19) kimenete (rm) a kapcsoló áramkör egyik (24) bemenetével (sk) és a kétbemenetü ÉS-kapu (26) első bemenetével (se), a kapcsoló áramkör (24) időzítő bemenetei (RI) a központi időzítő vonalakkal (CK), másik bemenete (fm) a dekódoló (27) egyik kimenetével (ra), kimenete (xm) a késleltető (25) bemenetével (xk), kapcsoló kimenete (t) a cím multiplexer (15) kapcsoló bemenetével (n), a dekódoló (27) be menet cső portja (R) a központi címvonalakkal (CV), másik kimenete (re), a kétbemenetü ÉS-kapu (26) második bemenetével (be), a késleltető (25) kimenete (x) az adat multiplexer (16) bemenetével (o), a kétbemenetü ÉS-kapu (26) kimenete (u) a RAM egység (14) bemenetével (rt) van összekötve. (4. ábra) 3. Az 1. vagy 2. igénypontok bármelyike szerinti berendezés kiviteli alakja, azzal jellemezve, hogy a ROM egységnek (13) ROM sor dekódolója (29), ROM memória tömbje (30), egy vagy több tranzisztora (TI, 5 10 15 20 25 30 35 40 45 50 55 60 65 4
