177385. lajstromszámú szabadalom • Kibővíthető memória fáziszaj elnyomására digitális jeleket árvivő rendszerekben
3 177385 4 séget termelnek, továbbá ahol az áramkör lehetővé teszi a reteszelés automatikus beállítását. A találmánnyal kibővíthető memóriát hoztunk létre digitális jelátvivő rendszerekben a fáziszaj elnyomására, amely az alábbi egységeket tartalmazza: n elemes memória egységet, amelyet olyan bitfolyam táplál, amelyben a fáziszaj jelen van, és CK’ frekvenciát állít elő, és a bitfolyamnak előírt átlagos frekvenciája van, a CK’ ütemmel összhangban levő bitek memória egységének vezérlésére használt beíró egységet, fáziszárt áramkört, amely fáziskomparátorból, szűrőből és feszültségvezéreit oszcillátorból áll, ez utóbbi az előírt tényleges értéket képező (az átlagtól különböző) CK0 frekvenciát állítja elő, kiolvasó egységet, amely a memóriarekeszek tartalmának a CK0 ütem szerinti kiolvasását vezérli. A kibővíthető memóriát az jellemzi, hogy a fáziskomparátort olyan J-K flip-flop képezi, amelynek bemenetét a CKo jelsorozat egészszámú CK0/n hányadosa vezérli, és a törlő bemenetét egy kapuáramkörön keresztül a CK’ sorozat ehhez hasonló CK’/n hányadosa vezérli. A feszültségvezéreit oszcillátor alkalmas eszköznek bizonyul a fáziszárt áramkör beállításához szükséges kimeneti frekvencia kézi szabályozására, amely egy folytonos jel szintjét egy meghatározott szint eléréséig változtatja, és ezen folytonos jelérték megjelenik a szűrő kimenetén amikor az áramkör letiltott állapotban van, és meghatározza a CKq frekvenciájú kiolvasó impulzusok előállítását. A találmányt a továbbiakban egy kiviteli példa kapcsán, a rajz alapján ismertetjük részletesebben, amelyen az 1. ábra négy alrendszert tartalmazó multiplex rendszer szerkezeti felépítését szemlélteti, a 2. ábra a találmány szerint megépített ME’ kibővíthető vételi memória tömbvázlata, a 3. ábra a 2. ábrán vázolt fáziskomparátor találmány szerinti kialakításának kapcsolási rajza, a 4. ábra a 2. ábrán vázolt VO feszültségvezéreit oszcillátor találmány szerinti kapcsolási rajza, az 5. ábra a 2. ábrán vázolt IS kitöltést kiolvasó egység részletesebb vázlata, a . 6. ábra a 2. ábrán vázolt Rí tiltó áramkör rajza, a ' 7. ábra a 2. ábrán vázolt SL sorossá alakító áramkör kapcsolási rajza, és a 8. ábra az előző ábrákhoz tartozó idődiagramokat szemlélteti. Jóllehet az alábbi leírás olyan kibővíthető memóriára vonatkozik, amelyet terminális berendezések (például 8,448 Mbit/sec-os PCM aszinkron multiplexer) által létrehozott jitter elnyomására használunk, a találmány felhasználható ezenkívül digitális jelátvivő vonalak kumulatív jitterének elnyomására is. Az 1. ábrán MEi, ME2, ME3 és ME4 memóriákat tüntettünk fel, amelyek 8,448 Mbit/sec-os PCM rendszerekhez csatlakozó vonalakkal vannak összekötve. Ezeket a PCM rendszereket négy független adatforrásnak kell tekinteni, amelyek olyan szekunder keretstruktúra szerint vannak elrendezve, amelynek semmi kapcsolata nincs a multiplexerből kijövő bitek szervezéséhez tartozó tercier keretstruktúrával. Ezeket a kibővíthető MEi— ME4 memóriákat átlagolási eljáráshoz használjuk, ahol az egyes alcsoportok részére fenntartott átlagos multiplexelő frekvencia megegyezik az egyes alcsoportok pillanatnyi frekvenciájával. Ezzel összhangban az önmagában ismert ML multiplexer bemenetéhez csatlakozó és egymással szinkron négy 8,448 Mbit/sec-os adatforrás az ME,-ME4 memóriák kimeneteinek felel meg. Ez az ML multiplexer úgy van elrendezve, hogy a bemenetére érkező sorozatokat „bitről-bitre” történő multiplexeléssel sorossá alakítja. Az így kapott sorozatot 34,368 Mbit/sec-os sebességgel távoli DM demultiplexerhez továbbítjuk, amely a vett sorozatot elosztja a kibővíthető ME’,, ME’2, ME’3 és ME’4 vételi memóriák között. A kibővíthető ME’,-ME’4 vételi memóriák egy frekvenciát (amely megegyezik az i-ed rendű rendszer frekvenciájával, ha az éppen az átlag, de akkor az órajel szerint végrehajtott multiplexelő frekvenciával egyezik meg, ha tényleges értéket képvisel, és tartalmaz néhány periodikus — szerviz beállítási — és néhány esetleges - kitöltő bit — közt) egy olyan frekvenciává alakítanak, amely még akkor is az i-ed rendű rendszer frekvenciája, ha tényleges értéket képvisel. Az átlagolási folyamat jobb szemléltetése céljából a 8. ábra „a” diagramján feltüntettük azt a tercier keretstruktúrát, amelyekkel összhangban a bitek az 1. ábrán vázolt ML multiplexerből kijönnek. Ez a tercier keret 1536 bit hosszúságú és négy egyenként 384 bit t,, t2, t3 és t4 alkeretre van osztva. A hivatkozott ábrán a rövid vonallal jelölt impulzusok az ML multiplexerből kijövő adatok között nem található járulékos információt fejezik ki, a hosszú vonal pedig az i-ed rendű rendszerek információját kifejező impulzusokat jelöli. Az „a” diagramon az első t, alkeret első tizenkét bitjét a szinkronszó vagy a riasztásjelző szó átvitelére használjuk. A második, harmadik és negyedik t2, t3 és t4 alkeretek első négy bitjei képezik a kitöltést vezérlő biteket. Az egyes alcsoportokhoz három kitöltést vezérlő bitet használunk, mert az ilyen jellegű közleményt az átviteli szerv által okozott lehetséges hibákkal szemben meg kell védeni. A negyedik t4 alkeret második négy bitjét azok a kitöltő bitek képezik, amelyeket a megfelelő i-ed rendű rendszerek információ átviteléhez tartozó néhány keretben használunk (ebben az esetben a három jelző bit logikai értéke 0), ezeket a kitöltő biteket a többi keretnél letiltjuk (ekkor a három jelző bit logikai értéke 1 lesz). Azokban a keretekben, ahol kitöltést nem végeztünk, az i-ed rendű rendszer részére fenntartott multiplexelő óra átlagos frekvenciája 8,435 Mbit/sec értékű. 5 10 15 20 25 30 35 40 45 50 55 60 65 2
