177236. lajstromszámú szabadalom • Intelligens elektronikus berendezés
5 177236 6 modulnál és/vagy memória slave modulnál a címfelismerő kimenete a slave vezérlő bemenetére, vagy a slave vezérlő bemenetére és az állapotlekérdező vonal ES-kapujának egyik bemenetére kapcsolódik, az ÉS-kapu másik bemenetére az állapotlekérdező vonal csatlakozik, az ÉS-kapu kimenete az állapotjelző vonal meghajtó vagy késleltető és állapotjelző vonal meghajtó bemenetére, ennek kimenete az állapotjelző vonalra kapcsolódik. A találmány szerinti berendezést a továbbiakban egy kiviteli példa kapcsán és a rajz alapján ismertetjük részletesebben. Az 1. ábra a találmány szerinti berendezés buszrendszerét, valamint egy master és két slave moduljának blokkvázlatát mutatja. A buszrendszerre több master és több slave modul kapcsolódhat, így az 1. ábra egy minimálelrendezést mutat. Az ábrán a moduloknak és a buszrendszereknek csak a slave címzéséhez, valamint a szinkronizált működéshez szükséges részeit tüntettük fel. Az ábrán szaggatott vonallal körülhatárolt részek jelentik az egyes egységeket, úgymint az M master modult, az SP periféria vezérlő slave modult, az SM memória vezérlő slave modult. Az összekötést a B buszrendszer biztosítja. Az M master modulnak 1 master vezérlője e kimenettel és f bemenettel, 2 címmeghajtója periféria kijelölő jel előállító 3 logikája 4 állapotlekérdező jel előállító logikája és 5 állapotjelző vonal fogadó kapuja van. Az SP periféria vezérlő slave modul és az SM memória vezérlő slave modul tartalmaz 11 slave vezérlőt, 12 címfelismerőt, illetve, ha az M master modul által megszabott időzítésű szinkron átvitel az SP periféria vezérlő slave modul vagy az SM memória vezérlő slave modul számára közvetlenül nem megfelelő, akkor a fentieken kívül tartalmaz 13 ÉS-kaput, valamint 14 állapotjelző vonal meghajtót vagy késleltetőt, és állapotjelző vonal meghajtót. Az ábra szerinti SP periféria vezérlő Slave modul és az SM memória vezérlő slave modul részben olyan elemeket tartalmaz, amelyek minden egyes slave modulnál megtalálhatók, részben olyan elemeket, amelyek lassú működésű slave moduloknál szükségesek az előzőeken kívül. Az M master modul és az SP periféria vezérlő slave modul és az SM memória vezérlő slave modul párhuzamosan kapcsolódnak az a, és a2 címvonalakat, b periféria kijelölő vonalat, c állapotlekérdező vonalat és d állapotjelző vonalat is tartalmazó B buszrendszerre. Az ismertetett berendezés működése a következő : A B buszrendszeren az 1 master vezérlő kezdeményezi az átvitelt kiadva a 2 címmeghajtón keresztül az SP periféria vezérlő slave modult vagy az SM memória vezérlő slave modult. A periféria kijelölővel előállító 3 logika az a,, a2 címvonalak egy részének figyelését végezve elődekódolást végez a következőképpen. Ha az 1 master vezérlő a 2 címmeghajtókon keresztül az n számú a, és a2 címvonalat hajtja meg, akkor a periféria kijelölő jel előállító 3 logika bemenetéit az n>m>3 címvonallal, tehát az m számú a, címvonallal kell összekötni. A periféria kijelölő jel előállító 3 logika kimeneti jele a b periféria kijelölő vonalra kerül, a 4 állapotlekérdező jel előállító logika kimenete a c állapotlekérdező vonalra kapcsolódik. Az SP periféria vezérlő slave modul vagy az SM memória vezérlő slave modul az összes buszra kapcsolódó modullal együtt megkapja a fenti jeleket. Amennyiben ezt az SP periféria vezérlő slave modul képezi, a periféria kijelölő jellel mintát vesz az a,, a2 címvonalon érkező kombinációból, úgyhogy az elődekódolásban részt nem vevő n-m címvonal, tehát az a2 címvonal közül k-t figyel, ahol K értéke többnyire 3—4. A saját cím és az a,, a, címvonalakon érkező címinformáció azonossága esetén a 12 címfelismerő egyezést jelentő jelet állít elő. Az SM memória slave modulnál, a 12 címfelismerő bemenetei a szokásos módon kapcsolódnak az a,, a, címvonalakra. A megcímzett SP periféria vezérlő slave modul vagy az SM memória vezérlő slave modul az egyezést jelentő jelet sebességétől függően használja fel. Amennyiben ez a modul az M master modul által megszabott időzítések szerinti szinkron átvitel lebonyolítására képes, az érintett SP periféria vezérlő slave modul vagy az SM memória vezérlő slave modul nem figyeli a c állapotlekérdező vonalat, és nem hajtja meg a d állapotjelző vonalat. Ha az érintett SP periféria vezérlő slave modul vagy az SM memória vezérlő slave modul az M master modul által megszabott szinkron átvitel lebonyolítására nem képes, a c állapotlekérdező vonalon lévő jellel mintát vesz a g címegyezést jelentő vonalból. A 13 ÉS-kapu kimenetén megjelenő mintavételezett jel a 14 állapotjelző vonal meghajtón, vagy amennyiben az SP periféria vezérlő slave modul vagy az SM memória vezérlő slave modul működési sebessége ezt megköveteli, a késleltetőn és állapotjelző vonal meghajtón keresztül meghajtja a d állapotjelző vonalat, amely az M master modul 5 állapotjelző vonal fogadó kapuján keresztül az 1 master vezérlőt várakozás állapotba viszi. Lassúbb működésű slave moduloknál a szinkronizálás tehát úgy biztosítható, hogy az M master működését az SP periféria vezérlő slave modul és/vagy az SM memória vezérlő slave modul sebességétől függően rövidebb, vagy hosszabb ideig le kell állítani. Ennek megfelelően az állapotlekérdező jel hatására keletkező állapotjelző jelet a lekérdezőjellel egyidejűleg, vagy megfelelő késleltető közbeiktatásával alkalmasan megnyújtva kell az M master modulnak a d állapotjelző vonalon visszaküldeni. A d állapotjelző vonalon az alkalmas idő lejárta után a jelváltás az 1 master vezérlő várakozás állapotát megszüntetve lehetővé teszi az M master modul további működését. A találmány szerinti berendezés előnyei tehát a következők: A címzési rendszer találmány szerinti kialakításának következtében a periféria címfelismerés lényegesen egyszerűsödik. A periféria címfelismerő egységnek ugyanis nem kell mind az n címvonalat figyelnie. Az M master modulon a periféria kijelölő jel előállításával elődekódolást végzünk, kialakítva így egy periféria címtartományt, és ezzel a periféria vezérlő oldalon figyelendő címvonalak számát csökkentjük. További egyszerűsítést eredményez, hogy az említett címtartományon belüli címfelismeréshez sem kell az elődekódolás után fennmaradó n-m számú a2 címvonalat felhasználni; elegendő k számú címvonal figyelése, ahol k értéke többnyire 3-4. A találmány szerinti másik új megoldás az egyes modulok minimális hardware-felhasználásával történő szinkronizálását biztosítja. A bevezetett új buszjelek és a megfelelően kialakított master és slave modulok lehetővé teszik, hogy különböző sebességű és időzítési viszonyokkal rendelkező slave modulok alkalmazhatók legyenek a rendszerben a felhasznált mikroprocesszor típustól függetlenül. A master és/vagy slave modulok vezérlői különböző kiviteli formákban valósíthatók meg. Az 1 master vezérlő és/vagy all slave vezérlő lehet például mikroprocesszor, illetve, ha a rendszerben a közvetlen memóriahozzáférés (DMA = direct memory access) lehetősége biztosított, ak-5 10 15 20 25 30 35 40 45 50 55 60 65 3
