153075. lajstromszámú szabadalom • Eljárás és berendezés soros áttöltésű bináris-decimális konverzió gyorsítására
153075 3 tKmax £0 2" + 10 2m f. 10m ahoi m egész szám amelyre nézve fennáll a 0 < m < n. Ig2 egyenlőtlenség. Az m kitevő optimális értéke: mop t = 5 __ — . ig2" • egész számra kerekítve. 2 Ha az aritmetikai regiszter alkalmatlan párhuzamos összeadásra, akkor a 10m számot bi- io tenként, sorosan adjuk hozzá az aritmetikai regiszter komplementalt tartalmához. Az összeadás ebben az esetben annyi ütemet igényel, mint a 10m számot leíró k bináris helyérték. Étiben az esetben a konverziós idő maximális 15 értéke: T'Kmax ^ 2" + 102 " f'.10m , ahol f =-20 Ugyanerre az eredményre jutunk, ha az aritmetikai regiszter tartalmából 10m számot kivonunk annyiszor, míg a regiszter tartalma előjelet vált is a dekadikus számláló 10m helyértékű bemenetén számláljuk a kivonásokat, 25 egy kivonás elhagyásával és az előjelváltás utáni tartalmat az aritmetikai regiszter —l-ben történő számláitatásával —10m számra egészítjük ki és a kiegészítő impulzusokat a dekadikus számláló 10° helyértékű bemenetén számláljuk. 30 A jelen találmány tárgyát képező eljárás foganatosítási módjának egyik kiviteli blokksémáját mutatja az 1. ábra. Az „a" átkódolási parancs jel a 6 aritmetikai regiszter komplementerét képezi és nyitja a 2 És kaput, ame- 35 lyen át az 1 szabadonfutó oszcillátor impulzusai a 3 párhuzamos Összeadást vezérlő egységbe jutnak, amely a frekvencia ütemében Vezérli a I0m szám hozzáadását a 6 aritmetikai regiszter komplementalt tartalmához, valamint 40 az alaphelyzetben nyitott 4 És kapun át tölti a 10 dekadikus számlálót a 10m helyértékű d bemenetén. Ä túli olyast élőidéző 10m szám hozzáadásakor a 7 túlfolyást jelző áramkör lezárja a 2 És kaput, tiltva 10m hozzáadásának 45 további lehetőségét, lezárja a 4 És kaput, így ez az impulzus a 3 párhuzamos összeadást vezérlő egység" késleltetése miatt nem érkezik meg a 10 dekadikus számláló 10w helyértékű d bemenetére, nyitja az 5 És kaput és a 9 És kapu 50 csatlakozó bemenetére szabad szintet ad. Az 5 És kapun át az 1 szabadonfutó oszcillátor jelei a € aritmetikai regiszter számláló bemenetére, továbbá a 10 dekadikus számláló 10" helyértékű e bemenetére jutnak és az 8 aritmetikai regisz- 55 tért, valamint a 10 dekadikus számlálót a 10°. helyfertékŰ c bemenetén tölti addig, amíg a 6 aritmetikai regiszter tartalma 10"* lesz. A lUm számnak megfelelő bináris helyértéknek kimeneteihez csatlakozó 8 És kapu ekkor tiltást küld go alz 5 És kapura és a 9 És kapun át „b" átkódolás vége jelzést ad. A 2. ábra szerinti blokkvázlatnál az 1. ábrától eltérően a 10* számot bitenként, sorosan adjuk hozzá a 6 ' aritmetikai regiszter kompié- g5 / mentált tartalmához, amit a 11 soros összeadást vezérlő egység biztosít. A 3. ábra szerinti kapcsolási elrendezésnél az „a" átkódolási parancs nyitja a 2 És kaput, amelyen át az 1 szabadonfutó oszcillátor impulzusai a 12 párhuzamos kivonást vezérlő egységbe jutnak, amely a frekvencia ütemében biztosítja a 10m szám levonásának vezérlését a 6 aritmetikai regiszter tartalmából, és a 4 alaphelyzetben nyitott kapun át «tölti a 10 dekadikus számlálót a 10m helyértékű d bemenetén. Az előjelváltást előidéző 10m szám kivonásakor a 13 előjelváltást jelző áramkör zárja a 4 És kaput, így ez az impulzus a 12 párhuzamos kivonást vezérlő egység késleltetése miatt nem jut a 10 dekadikus számláló KP" helyértékű d bemenetére; zárja a 2 És kaput,: megakadályozza további 10"' levonásokat, valamint a 9 És kapu csatlakozó bemenetére szabad szintet ad, továbbá nyitja az 5 És kaput. A nyitott 5 kapun át az 1 szabadonfutó oszcillátor impulzusai a 6 aritmetikai regiszter számláló bemenetére és a 10 dekadikus számláló 10° helyértékű c bemenetére jutnak. A 6 aritmetikai regisztert —l-ben számláltatják, a „c" 10° helyértékű bemenetén a 10 dekadikus számlálót töltik addig, míg a 6 aritmetikai regiszter tartalma —10m lesz. Ekkor a 10m számnak megfelelő bináris helyértékek kimenetéhez csatlakozó 8 És kapu a 14 inverteren át zárja az 5 És kaput és a 9 És kapun át „b" átkódolás vége jelzést ad. A 4. ábra szerinti kapcsolási elrendezésnél a 3. ábrától eltérően a 10m száimot bitenként, sorosan vonjuk ki a 6 aritmetikai regiszter tartalmából, amit a 15 soros kivonást vezérlő egység biztosít. A megvalósított elrendezésnél a szabadonfutó oszcillátor frekvenciája: f = 100 kHz. Az aritmetikai regiszter helyórtékszáma: n = 16. A kitevő optimális értéke egész számra kerekítve: m'opí = 2. A 10m szám hozzáadássá párhuzamos. A konverziós idő maximális értéke: TK max = — 6.10""3 sec. Soros eljárásnál: TK = 6.10 -1 sec. A találmány szerinti eljárás a konverziós idő maximális értékét két nagyságrenddel csökkentette. Szabadalmi igénypontok: 1. Eljárás soros rendszerű bináris-decimális konverzió konverziós idejének csökkentésére, meglévő soros digitális rendszer kibővítésével és/vagy főképpen olyan rendszerekben, amelyekben az átalakítani kívánt számot tartalmazó n helyérfcékű bináris regiszter az aritmetikai regiszter, jellemezve; azzal, hogy ®z -aritmetikai regiszter tartalmának komplementeréhez 10m számot adunk hozzá annyiszor, amíg a regiszter túlfolyik és a hozzáadásokat az átkódolás eredményét tartalmazó dekadikus számláló 10m helyértékfi bemenetén számláljuk egy hozzáadás kivételével, jellemezve továbbá azzal, hogy a túlfolyás utáni tartalmat 10m számra egészítjük ki az aritmetikai regiszter számlál tatásával és a kiegészítő impulzusokat a dekadikus szám-2
