Szabadalmi Közlöny és Védjegyértesítő, 1989. július-december (94. évfolyam, 7-12. szám)
1989-07-01 / 7. szám
1112 G 06 F BB1A Teljes vizsgálatú szabadalmi bejelentések közzététele 1989/7 -Sz KV der áramváltó (4) van sorosan beiktatva, amelyek szekunder tekercse (4b) egy-egy csúcsegyenirányltó fokozaton (10b— 10e) át a vezérlő- és védőfokozat (7) szabályozó áramkörének (8) védőbemenetére (8a) van vezetve úgy, hogy a csúcsegyenirányító fokozatok (10b—10e) töltőkondenzátorát (11) egyetlen közösített kondenzátor alkotja. Az energiaátalakító túlterhelésvédelmét képező szabályozó áramkör (8) védőbemenetén (8a) ily módon az egyenáramú kimenetek (Ua—U4) mindenkori legnagyobb áramterhelésével arányos mérőjel kerül és a vezérlő- és védőfokozat (7) bármelyik kimenet (U1-U4) túlterhelése vagy zárlata esetén még a kapcsolást alkotó félvezetők meghibásodása előtt megszólaltatja a védelmet. 1 ábra (51 )G 06 F 13/00 (1DT/49 000 (21) 6014/87 (22) 87. 12. 28. (71) Dataplan Számítástechnikai Kisszövetkezet, Pomáz (HU) (72) Nick István, 12,7%, Pilisvörösvár; Bitay György, 12,7%, Pintér József, 12,7%, Németh Imre, 16,4%, Bánki Péter 16,4%, Elek Imre, 16,4%, Kókai Imre, 12,7%, Budapest (HU) (54) Nagysebességű elektronikus tömegtároló számítógépekhez, adatgyűjtő- és mérőberendezésekhez (57) A találmány szerinti nagysebességű elektronikus tömegtárolónak vezérlője (V) ehhez buszon (B) keresztül csatlakozó írható-olvasható memóriája (12) és csak olvasható memóriája (13) van. A vezérlőnek (V) címtároló egysége (1), vezérlő és időzítő egysége (2) ehhez olvasott adat jelvezetékkel (o) csatlakozó olvasott adat tároló egysége (3) van,a címtárolóegység (1) szócím vezetékkel (h) címparitás ellenőrző egységhez (5), kártyacím dekóderhez (9), oszlopcím dekóderhez (10) és cím multiplexerhez (11), a vezérlő és időzítő egység (2) cím paritás hiba vezetékkel (i) és paritás ellenőrzés időzítő jelvezetékkel (j) a címparitás ellenőrző egységhez (5), paritás ellenőrzés időzítő jelvezetékkel (j) és adat paritás hiba vezetékkel (k) adatparitás ellenőrző egységhez (6), sorcím engedélyező jelvezetékkel (m) a kártyacím dekóderhez (9), oszlopcím engedélyező jelvezetékkel (n) az oszlopcím dekóderhez (10) és a cím multiplexerhez (11), frissítés engedélyező jelvezetékkel (p) frissítő logikai egységhez (7) és a cím multiplexerhez (11) kapcsolódik. A frissítő logikai egység (7) frissítési címvezetékekkel (r) a cím multiplexerhez (11), a kártyacím dekóder (9) sorcím kapuzó jelvezetékkel (v), az oszlopcím dekóder (10) oszlopcím kapuzó jelvezetékkel (z), a cím multiplexer (11) címvezetékkel (у) a buszra (B) csatlakozik. A busz (B) olvasott adat vezetékkel (s) az olvasott adat tároló egységhez (3), írási adat vezetékekkel (t) Írandó adat tároló egységhez (4) és adatparitás ellenőrző egységhez (6), parancsvezetékkel (u, g) parancstároló egységen (8) keresztül az interfészhez (I) van kötve, továbbá az interfészhez (I) kétirányú adatvezetékekkel (f) az olvasott adat tároló egység (3) és az írandó adat tároló egység (4), bemenő cím- és adatengedélyező jelvezetékkel (e) a címtároló egység (1), a vezérlő és időzítő egység (2) és az írandó adat tároló egység (4), olvasott adat kapuzó jelvezetékkel (d), hiba állapot jelvezetékkel (c) és foglaltságjel vezetékkel (b) a vezérlő és időzítő egység (2), valamint bemenő címvezetékkel (a) a címtároló egység (1) van csatlakoztatva. Az interfész (I) ki- és bemenete a számítógéphez (C) mechanikus diszk algoritmus vezérlővel (14) vagy a számítógép (C) saját buszára (CB) csatlakozó párhuzamos csatoló egységgel (15) kapcsolódik. 1 ábra (51 )G 06 F 13/42 (11)1749 001 (21)4424/87 (22)87.10.01. (71) Zalka Máté Géipari Szakközépiskola, Miskolc (HU) (72) Ember László, Kiss Csaba, Györffy Péter, Madarász János, Mihalik László, Varga László, Miskolc (HU) (54) Kapcsolási elrendezés mérő- és vezérlő modulok mikroprocesszor típusától független illesztésére számítógépekhez (74) 1. sz. Miskolci ÜMK (57) A találmány kapcsolási elrendezés mérő- és vezérlő modulok mikroprocesszor típusától független illesztésére számítógépekhez, melynél csatlakozó (1) nyolc ki-bemenetével (111—118) első buszmeghajtó (2) bemenetelre (211—218) és második buszmeghajtó (3) bemenetelre (311—318), felhúzó ellenállásokon keresztül (R1 — R8) tápfeszültségre, ellenállásokon (R11 — R18) keresztül első BUSZ-ra (31), az első buszmeghajtó (2) első három kimenete (221—223) cím és adatiránytároló (4) harmadik-ötödik bemenetére (413—415) negyedik-hetedik kimenete (224—227) címtároló (5) első és háromtól-ötödik bemenetére (511, 513— —515), nyolcadik kimenete (228) a cím és adatiránytároló (4) első bemenetére (411) a második buszmeghajtó (3) nyolc kimenetével (321—328) második BUSZ-ra (32) csatlakozik. A cím és adatirány tároló (4) első kimenete (421) invertermeghajtó (6), második kimenete (422) monostabil multivibrátor (7) bemenetére, harmadik, negyedik kimenete (423,424) és a címtároló (5) első kimenete (521) a második BUSZ-ra (32), további három kimenete (522—524) BCD decimális dekoderen (8) keresztül, az inverter meghajtó (6) kimenete közvetlenül a második BUSZ-ra (32) kapcsolódik. A csatlakozó (1) kimenete (13) impulzus késleltetőn (9) és J—К tárolón (10) majd NOR—kapun (11), továbbá késleltetőn (12) keresztül a cím és adatiránytároló (4) második bemenetére (412) és címtároló (5) második bemenetére (512) csatlakozik. A J—К tároló (10) kimenete első inverter meghajtón (13) és bistabil multivibrátoron (15) keresztül a csatlakozó (1) második és harmadik bemenetére (121, 122), valamint második inverter-meghajtón (14) keresztül a második BUSZ-ra (32) a monostabil multivibrátor (7) közvetlenül az első BUSZ-ra (31) kapcsolódik.
